1 Einleitung. - 1. 1 Der Prozess des IC-Designs. - 1. 2 Layout-Stile. - 1. 3 Timing-gesteuertes Layout. - 1. 4 Gliederung des Buches. - 2 Schätzung der Verzögerung. - 2. 1 Einleitung. - 2. 2 Mikromodellierung Das RC-Modell. - 2. 3 Makromodellierung. - 2. 4 Schätzung der Worst-Case-Verzögerung. - 2. 5 Berechnung der Verzögerung auf Schaltungsebene. - 2. 6 Posynomiale Verzögerungsmodellierung. - 2. 7 Eine Fallstudie: Der Timing Analyzer von iCONTRAST. - 2. 8 Zusammenfassung. - 3 Algorithmen zur Dimensionierung von Transistoren: Bestehende Ansätze. - 3. 1 Einleitung. - 3. 2 Der TILOS-Algorithmus. - 3. 3 Der MFD-Algorithmus (Method of Feasible Directions). - 3. 4 Lagrangesche Multiplikatoransätze. - 3. 5 Zweistufige Optimierung. - 3. 6 Andere Ansätze. - 3. 7 Zusammenfassung früherer Ansätze. - 4 Ein konvexer Programmieransatz für die Transistorgröße. - 4. 1 Einleitung. - 4. 2 Der konvexe Programmieralgorithmus. - 4. 3 Experimentelle Ergebnisse. - 4. 4 Zusammenfassung. - 5 Globales Routing mit ganzzahliger linearer Null-Eins-Programmierung. - 5. 1 Einleitung. - 5. 2 Extrahieren von globalen Routing-Informationen. - 5. 3 globale Routing-Phasen. - 5. 4 Globales Routing auf mittelgroßen Arrays. - 5. 5 Anwendung auf benutzerdefiniertes Logiklayout. - 5. 6 Umgang mit sehr großen Schaltkreisen. - 5. 7 Komplexität der Laufzeit. - 5. 8 Schlußfolgerung. - 6 Timing-gesteuerte CMOS-Layout-Synthese. - 6. 1 Einleitung. - 6. 2 Eine Methodik zum Entwerfen von CMOS-Standardzellen. - 6. 3 Der Metall-Metall-Matrix-Layoutstil (M3) für Zwei-Ebenen-Technologien. - 6. 4 iCGEN: EIN CMOS-LAYOUT-SYNTHESESYSTEM FÜR DIE DREISTUFIGE METALLTECHNIK. Sprache: Englisch